ＰＩＣキット スタートマニュアル３
コンフィギュレーションレジスタ・コアレジスタ編
コンフィギュレーション レジスタ
英文マニュアルＰ４８ ４－２参照
ＰＩＣ１６Ｆ１７０５に限らずＰＩＣにはプログラマで書き込み時に設定する特殊なレジスタがあります。
これはプロフラムで書き換えはできず、１つのレジスタは１ワード（１４ｂｉｔ）です。
よって、コンフィギュレーションワードと言い、ＰＩＣ１６Ｆ１７０５には２ワードあります。
これを指定しないと、ＰＩＣはウンともスンとも言いません・・・・
内容は以下の通りで、プログラムの最初の方に記載します。（サンプル プログラム等参照）
（１）ＣＯＮＦＩＧ１：コンフィギュレーションワード１
ｂｉｔ１３ ＦＣＭＥＮ：Ｆａｉｌ Ｓａｆｅ Ｃｌｏｃｋ Ｍｏｎｉｔｏｒ(日本語マニュアルＰ６７ ５－５ フェイルセーフ クロックモニタ を参照)
１＝有効
０＝無効（通常はこっちでＯＫ）
ｂｉｔ１２ ＩＥＳＯ：内部･外部オシレータ切替設定ビット
１＝有効
０＝無効（通常はこっちでＯＫ）
ｂｉｔ１１ ／ＣＬＫＯＵＴＥＮ：クロックアウトイネーブルビット
１＝無効 ＲＡ４Ｉ／Ｏ使用可
０＝有効 ＦｏｓｃがＣＬＫＯＵＴピンに出力される
ｂｉｔ１０－９ ＢＯＲＥＮ：ブラウンアウトリセット設定ビット（日本語マニュアルＰ７８ ７－２ ＢＯＲ参照）
１１＝有効
１０＝スリープ時以外有効
０１＝ＢＯＲＣＯＮレジスタで制御
００＝無効（通常はこっちでＯＫ）
ｂｉｔ８ ／ＣＰＤ：データメモリプロテクション
１＝無効(通常はこれでＯＫ）
０＝有効
ｂｉｔ７ ／ＣＰ：プログラムメモリプロテクション
１＝無効(通常はこれでＯＫ）
０＝有効
ｂｉｔ６ ／ＭＣＬＲＥ：／ＭＣＬＲＥ/Ｖｐｐピン（ＲＡ３）機能選択ビット（日本語マニュアルＰ７３ ７－１ ／ＭＣＬＲＥ 参照）
ＬＶＰビット＝１の場合、このビットは無視される
ＬＶＰビット＝０の場合、
１＝／ＭＣＬＲＥ/Ｖｐｐピンは／ＭＣＬＲとして（外部リセット入力ピンとして）機能する
０＝／ＭＣＬＲＥ/Ｖｐｐピンは／ＭＣＬＲ無効、ＲＡ３はデジタルインプットとして機能する
ｂｉｔ５ ＰＷＲＴＥ：パワーアップタイマ
１＝無効
０＝有効(通常はこれでＯＫ）
ｂｉｔ４－３ ＷＤＴＥ：ウオッチドッグタイマ イネーブルビット
１１＝有効
１０＝ランニング中に有効、スリープ中は無効
０１＝レジスタによるコントロール
００＝無効(通常はこれでＯＫ）
ｂｉｔ２－０ ＦＯＳＣ：発振器選択ビット
１１１＝ＥＣＨ 外部クロック入力（４－３２ＭＨＺ）、ＲＡ４ Ｉ／Ｏ可
１１０＝ＥＣＭ 外部クロック入力（０．５－４ＭＨＺ）、ＲＡ４ Ｉ／Ｏ（0.5-4MHZ)、ＲＡ４ Ｉ／Ｏ可
１０１＝ＥＣＬ :外部クロック入力（０－０．５ＭＨＺ）ＲＡ４ Ｉ／Ｏ可
１００＝ＩＮＴＯＳＣ 内部発振、ＲＡ４－ＲＡ５ Ｉ／Ｏ可
０１１＝ＥＸＴＲＣ 外部ＲＣ発振、ＲＡ４ Ｉ／Ｏ可、ＲＡ５ Ｉ／Ｏ不可
０１０＝ＨＳ 外部発振子、ＲＡ４－ＲＡ５ Ｉ／Ｏ不可
００１＝ＸＴ 〃
０００＝ＬＰ 〃
;
（２）ＣＯＮＦＩＧ２：コンフィギュレーションワード２
ｂｉｔ１３ ＬＰＶ：低電圧プログラミング設定
１＝有効
０＝無効、高電圧必要(通常はこっちでＯＫ）
ｂｉｔ１２ ＤＥＢＵＧ：インサーキット･デバッガ モード設定
１＝無効（通常はこっちでＯＫ）
０＝有効、ＲＡ０－１をデバッガに使用
ｂｉｔ１１ Ｕｎｉｍｐｌｅｍｅｎｔｅｄ(注１)
ｂｉｔ１０ ＢＯＲＶ：ブラウンアウト･リセット電圧選択ビット（日本語マニュアルＰ３６１ ＶＢＯＲ参照)
１＝低電圧で動作（１．９Ｖ±０．１Ｖ）
０＝高電圧で動作（２．７Ｖ±０．１５Ｖ）
ｂｉｔ９ ＳＴＶＲＥＮ：スタック･オーバーフロー･リセット設定
１＝有効
０＝無効
ｂｉｔ８ ＰＬＬＥＮ：ＰＬＬ設定(注２)
１＝４ｘＰＬＬ有効
０＝４ｘＰＬＬ無効
ｂｉｔ７ ＺＣＤＤＩＳ：ＺＣＤディセーブルビット（注３）
１＝ＺＣＤを無効にする、ＺＣＤＣＯＮで有効可（通常はこれでＯＫ）
０＝ＺＣＤを常に有効にする
ｂｉｔ６－３ Ｕｎｉｍｐｌｅｍｅｎｔｅｄ(注１)
ｂｉｔ２ ＰＰＳ１ＷＡＹ：ＰＰＳＬＯＣＫビット単方向セット･イネーブルビット
１＝ロック解除シーケンスを実行後に1度だけ解除できる
０＝ロック解除シーケンスを実行すると何度でも解除できる
ｂｉｔ１－０ ＷＲＴ：フラッシュメモリ プロテクション設定
１１＝無効(通常はこれでＯＫ）
１０＝０００Ｈ－１ＦＦＨ有効、２００Ｈ－１ＦＦＦＨはＥＥＣＯＮで制御可
０１＝０００Ｈ－３ＦＦＨ有効、４００Ｈ－１ＦＦＦＨはＥＥＣＯＮで制御可
００＝０００Ｈ－７ＦＦＨ有効、ＥＥＣＯＮで制御不可
注１)
このビットは１を書き込む事、そうしないと書込み時ベリファイエラーが発生
実際は何を書き込んでも読み出し時は１となる
;
注２)ＰＬＬＥＮ
１=有効にした場合、「ＯＳＣＣＯＮ」レジスタ「ＳＰＬＬＥＮ」ビットは無視される
よって、通常は０＝無効にしておいた方が使い勝手は良い
注３）ＺＣＤＤＩＳ
ＺＣＤを有効にした場合、ＺＣＤ Ｉ／Ｏピンの内部弱プルアップを無効にする必要がある
（３）記述（設定）方法
１）アッセンブラの場合
「＿ ＿ＣＯＮＦＩＧ」 疑似命令を使用します
①ＣＯＮＦＩＧ疑似命令に続き、ＩＮＣファイル（ｐ１６ｆ１７０５．ｉｎｃ）に事前登録されているマクロを使用
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ１， ＿ＦＣＭＥＮ＿ＯＦＦ ＆ ＿ＩＥＳＯ＿ＯＦＦ ＆ ・・・・
＿ ＿ＣＯＮＧＩＧ ＿ＣＯＮＦＩＧ２． ＿ＬＰＶ＿ＯＦＦ ＆ ＿ＤＥＢＵＧ＿ＯＦＦ ＆ ・・・・
②ＣＯＮＦＩＧ疑似命令に続き、数値（２進、１０進、１６進等）で指定
この例では２進１６ｂｉｔで指定してますが、上位２ｂｉｔは無視される
当局は好んでこちら方法で指定しています。
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ１， Ｂ’００００１００１１００００１００’
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ２， Ｂ’０００１００００１１１１１０１１’
２）ＸＣ８の場合
① 「＿ ＿ＣＯＮＦＩＧ」命令を使用します
＿ ＿ＣＯＮＦＩＧ（ＦＣＭＥＮ＿ＯＦＦ ＆ ＩＥＳＯ＿ＯＦＦ ＆ ・・・・ ）；
②ＭＰＬＡＢＸＩＤＥの自動生成機能を使用
ａ）ツールバーの「Ｗｉｎｄｏｗ」をクリック
ｂ）「ＰＩＣ Ｍｅｍｏｒｙ Ｖｉｅｗ」のＣｏｎｆｉｇｕｒａｔｉｏｎ Ｂｉｔｓ」をクリック
ｃ）ウィンドウ上部バーの「Ｏｐｔｉｏｎ」の各列の設定項目を指定
ｄ）ウインドウ下部の「Ｇｅｎｅｒａｔｅ Ｓｏｕｒｃｅ Ｃｏｄｅ ｔｏ Ｏｕｔｐｕｔ」ボタンをクリック
ｅ）生成したコードをソースファイルにコピペ
英文マニュアルＰ４８ ４－２参照
ＰＩＣ１６Ｆ１７０５に限らずＰＩＣにはプログラマで書き込み時に設定する特殊なレジスタがあります。
これはプロフラムで書き換えはできず、１つのレジスタは１ワード（１４ｂｉｔ）です。
よって、コンフィギュレーションワードと言い、ＰＩＣ１６Ｆ１７０５には２ワードあります。
これを指定しないと、ＰＩＣはウンともスンとも言いません・・・・
内容は以下の通りで、プログラムの最初の方に記載します。（サンプル プログラム等参照）
（１）ＣＯＮＦＩＧ１：コンフィギュレーションワード１
ｂｉｔ１３ ＦＣＭＥＮ：Ｆａｉｌ Ｓａｆｅ Ｃｌｏｃｋ Ｍｏｎｉｔｏｒ(日本語マニュアルＰ６７ ５－５ フェイルセーフ クロックモニタ を参照)
１＝有効
０＝無効（通常はこっちでＯＫ）
ｂｉｔ１２ ＩＥＳＯ：内部･外部オシレータ切替設定ビット
１＝有効
０＝無効（通常はこっちでＯＫ）
ｂｉｔ１１ ／ＣＬＫＯＵＴＥＮ：クロックアウトイネーブルビット
１＝無効 ＲＡ４Ｉ／Ｏ使用可
０＝有効 ＦｏｓｃがＣＬＫＯＵＴピンに出力される
ｂｉｔ１０－９ ＢＯＲＥＮ：ブラウンアウトリセット設定ビット（日本語マニュアルＰ７８ ７－２ ＢＯＲ参照）
１１＝有効
１０＝スリープ時以外有効
０１＝ＢＯＲＣＯＮレジスタで制御
００＝無効（通常はこっちでＯＫ）
ｂｉｔ８ ／ＣＰＤ：データメモリプロテクション
１＝無効(通常はこれでＯＫ）
０＝有効
ｂｉｔ７ ／ＣＰ：プログラムメモリプロテクション
１＝無効(通常はこれでＯＫ）
０＝有効
ｂｉｔ６ ／ＭＣＬＲＥ：／ＭＣＬＲＥ/Ｖｐｐピン（ＲＡ３）機能選択ビット（日本語マニュアルＰ７３ ７－１ ／ＭＣＬＲＥ 参照）
ＬＶＰビット＝１の場合、このビットは無視される
ＬＶＰビット＝０の場合、
１＝／ＭＣＬＲＥ/Ｖｐｐピンは／ＭＣＬＲとして（外部リセット入力ピンとして）機能する
０＝／ＭＣＬＲＥ/Ｖｐｐピンは／ＭＣＬＲ無効、ＲＡ３はデジタルインプットとして機能する
ｂｉｔ５ ＰＷＲＴＥ：パワーアップタイマ
１＝無効
０＝有効(通常はこれでＯＫ）
ｂｉｔ４－３ ＷＤＴＥ：ウオッチドッグタイマ イネーブルビット
１１＝有効
１０＝ランニング中に有効、スリープ中は無効
０１＝レジスタによるコントロール
００＝無効(通常はこれでＯＫ）
ｂｉｔ２－０ ＦＯＳＣ：発振器選択ビット
１１１＝ＥＣＨ 外部クロック入力（４－３２ＭＨＺ）、ＲＡ４ Ｉ／Ｏ可
１１０＝ＥＣＭ 外部クロック入力（０．５－４ＭＨＺ）、ＲＡ４ Ｉ／Ｏ（0.5-4MHZ)、ＲＡ４ Ｉ／Ｏ可
１０１＝ＥＣＬ :外部クロック入力（０－０．５ＭＨＺ）ＲＡ４ Ｉ／Ｏ可
１００＝ＩＮＴＯＳＣ 内部発振、ＲＡ４－ＲＡ５ Ｉ／Ｏ可
０１１＝ＥＸＴＲＣ 外部ＲＣ発振、ＲＡ４ Ｉ／Ｏ可、ＲＡ５ Ｉ／Ｏ不可
０１０＝ＨＳ 外部発振子、ＲＡ４－ＲＡ５ Ｉ／Ｏ不可
００１＝ＸＴ 〃
０００＝ＬＰ 〃
;
（２）ＣＯＮＦＩＧ２：コンフィギュレーションワード２
ｂｉｔ１３ ＬＰＶ：低電圧プログラミング設定
１＝有効
０＝無効、高電圧必要(通常はこっちでＯＫ）
ｂｉｔ１２ ＤＥＢＵＧ：インサーキット･デバッガ モード設定
１＝無効（通常はこっちでＯＫ）
０＝有効、ＲＡ０－１をデバッガに使用
ｂｉｔ１１ Ｕｎｉｍｐｌｅｍｅｎｔｅｄ(注１)
ｂｉｔ１０ ＢＯＲＶ：ブラウンアウト･リセット電圧選択ビット（日本語マニュアルＰ３６１ ＶＢＯＲ参照)
１＝低電圧で動作（１．９Ｖ±０．１Ｖ）
０＝高電圧で動作（２．７Ｖ±０．１５Ｖ）
ｂｉｔ９ ＳＴＶＲＥＮ：スタック･オーバーフロー･リセット設定
１＝有効
０＝無効
ｂｉｔ８ ＰＬＬＥＮ：ＰＬＬ設定(注２)
１＝４ｘＰＬＬ有効
０＝４ｘＰＬＬ無効
ｂｉｔ７ ＺＣＤＤＩＳ：ＺＣＤディセーブルビット（注３）
１＝ＺＣＤを無効にする、ＺＣＤＣＯＮで有効可（通常はこれでＯＫ）
０＝ＺＣＤを常に有効にする
ｂｉｔ６－３ Ｕｎｉｍｐｌｅｍｅｎｔｅｄ(注１)
ｂｉｔ２ ＰＰＳ１ＷＡＹ：ＰＰＳＬＯＣＫビット単方向セット･イネーブルビット
１＝ロック解除シーケンスを実行後に1度だけ解除できる
０＝ロック解除シーケンスを実行すると何度でも解除できる
ｂｉｔ１－０ ＷＲＴ：フラッシュメモリ プロテクション設定
１１＝無効(通常はこれでＯＫ）
１０＝０００Ｈ－１ＦＦＨ有効、２００Ｈ－１ＦＦＦＨはＥＥＣＯＮで制御可
０１＝０００Ｈ－３ＦＦＨ有効、４００Ｈ－１ＦＦＦＨはＥＥＣＯＮで制御可
００＝０００Ｈ－７ＦＦＨ有効、ＥＥＣＯＮで制御不可
注１)
このビットは１を書き込む事、そうしないと書込み時ベリファイエラーが発生
実際は何を書き込んでも読み出し時は１となる
;
注２)ＰＬＬＥＮ
１=有効にした場合、「ＯＳＣＣＯＮ」レジスタ「ＳＰＬＬＥＮ」ビットは無視される
よって、通常は０＝無効にしておいた方が使い勝手は良い
注３）ＺＣＤＤＩＳ
ＺＣＤを有効にした場合、ＺＣＤ Ｉ／Ｏピンの内部弱プルアップを無効にする必要がある
（３）記述（設定）方法
１）アッセンブラの場合
「＿ ＿ＣＯＮＦＩＧ」 疑似命令を使用します
①ＣＯＮＦＩＧ疑似命令に続き、ＩＮＣファイル（ｐ１６ｆ１７０５．ｉｎｃ）に事前登録されているマクロを使用
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ１， ＿ＦＣＭＥＮ＿ＯＦＦ ＆ ＿ＩＥＳＯ＿ＯＦＦ ＆ ・・・・
＿ ＿ＣＯＮＧＩＧ ＿ＣＯＮＦＩＧ２． ＿ＬＰＶ＿ＯＦＦ ＆ ＿ＤＥＢＵＧ＿ＯＦＦ ＆ ・・・・
②ＣＯＮＦＩＧ疑似命令に続き、数値（２進、１０進、１６進等）で指定
この例では２進１６ｂｉｔで指定してますが、上位２ｂｉｔは無視される
当局は好んでこちら方法で指定しています。
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ１， Ｂ’００００１００１１００００１００’
＿ ＿ＣＯＮＦＩＧ ＿ＣＯＮＦＩＧ２， Ｂ’０００１００００１１１１１０１１’
２）ＸＣ８の場合
① 「＿ ＿ＣＯＮＦＩＧ」命令を使用します
＿ ＿ＣＯＮＦＩＧ（ＦＣＭＥＮ＿ＯＦＦ ＆ ＩＥＳＯ＿ＯＦＦ ＆ ・・・・ ）；
②ＭＰＬＡＢＸＩＤＥの自動生成機能を使用
ａ）ツールバーの「Ｗｉｎｄｏｗ」をクリック
ｂ）「ＰＩＣ Ｍｅｍｏｒｙ Ｖｉｅｗ」のＣｏｎｆｉｇｕｒａｔｉｏｎ Ｂｉｔｓ」をクリック
ｃ）ウィンドウ上部バーの「Ｏｐｔｉｏｎ」の各列の設定項目を指定
ｄ）ウインドウ下部の「Ｇｅｎｅｒａｔｅ Ｓｏｕｒｃｅ Ｃｏｄｅ ｔｏ Ｏｕｔｐｕｔ」ボタンをクリック
ｅ）生成したコードをソースファイルにコピペ
コアレジスタ 日本語マニュアル Ｐ２３ ３－２－１ コアレジスタ
理解必須のコアレジスタはデータメモリのすべてのバンクの最初の１２バイト、１２種類存在します。
よって、バンクやアドレスを意識する事無くアクセス可能です。
その中でもＷレジスタおよびＳＴＡＴＵＳレジスタのフラグビット、これを理解しないとプログラムは作成できません、と言う位重要です。
（１）ＷＲＥＧ Ｗレジスタ
ＣＰＵ直属のメモリと言った感じで、ソースリストの数行に一度は出没する？と言われる程、使用頻度の最も高いレジスタです。
特に演算やデータ移動等ではＷｒｅｇを中心に行います。
例１)
ＭＯＶＬＷ ０ＣＨ Ｗレジスタに０ＣＨが入る
ＡＮＤＬＷ ０３０Ｈ 定数論理積 Ｗレジスタの内容 ＡＮＤ ３０Ｈ → Ｗレジスタに演算結果の０が入る
例２)
ＭＯＶＬＷ ０３０Ｈ Ｗレジスタに３０Ｈが入る
ＭＯＶＷＦ ＷＲＫ０ 変数「ＷＲＫ０」に３０Ｈが入る
ＭＯＶＬＷ ０ＣＨ ＷレジスタにＣＨが入る
ＡＤＤＷＦ ＷＲＫ０，Ｆ Ｗ＋ＷＲＫ０ の加算が行われ、その結果が「ＷＲＫ０｝に入り、ＷＲＫ０＝３ＣＨとなる
例３)
－
ＣＡＬＬ ＴＡＢＬＥ
ＣＡＬＬ ＰＵＴＷ ；Ｗレジスタ内のアスキーコードをＬＣＤに表示
－
－
ＴＡＢＬＥ
ＢＲＷ ＰＣ（プログラムカウンタ）＝ＰＣ＋Ｗレジスタの数値
ＲＥＴＬＷ ’Ａ’ ；Ｗ＝０の時、Ｗ＝４１Ｈとなりリターンする
ＲＥＴＬＷ ’Ｂ’ ；Ｗ＝１の時、Ｗ＝４２Ｈとなりリターンする
ＲＥＴＬＷ ０４３Ｈ ；Ｗ＝３の時、Ｗ＝４３Ｈ
ＲＥＴＬＷ ０４４Ｈ ；Ｗ＝４の時、Ｗ＝４４Ｈ
ＲＥＴＬＷ ’ア’ ；Ｗ＝５の時、Ｗ＝Ｂ１Ｈ
（２）ＳＴＡＴＵＳ ステータスレジスタ 日本語マニュアル Ｐ２４参照
重要なレジスタのですが、理解必須なのは、その内の下位３ビットですので、大丈夫です。
ｂｉｔ２ Ｚ ゼロビットフラグ 演算はＷレジスタとＲＡＭレジスタ、Ｗレジスタと直接数値等が対象となります。
演算とは、加算（ＡＤＤ）・減算（ＳＵＢ）・論理演算（ＡＮＤ等）がありますが、ＭＯＶＦ等の移動命令でも発動します。
演算の結果がゼロの場合［１］となり、演算の結果がゼロで無いなら、［０］となります。
ｂｉｔ１ ＤＣ デジット･キャリーフラグ マニュアル参照・・・ （定義が良く解らないので、超なげやり） (^_^;)
加算の結果、下位４ｂｉｔの数値が桁上がりした場合、ＤＣ＝１（Ｄキャリー発生）となります
具体的には、０９Ｈ＋０６Ｈ＝０ＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
０９Ｈ＋０７Ｈ＝１０Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０ （Ｄキャリー発生）
０９Ｈ＋Ｆ６Ｈ＝ＦＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
０９Ｈ＋Ｆ７Ｈ＝１００Ｈでは、Ｚ＝１、ＤＣ＝１、Ｃ＝１ （Ｄキャリー発生）
０９Ｈ＋Ｆ８Ｈ＝１０１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１ （Ｄキャリー発生）
０５Ｈ＋Ｆ８Ｈ＝ＦＤＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
３９Ｈ＋１９Ｈ＝５２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０ （Ｄキャリー発生）
３９Ｈ＋Ｆ１Ｈ＝２ＡＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１
減算の結果、下位４ｂｉｔの数値が桁下がりした場合、ＤＣ＝０（Ｄボロー発生）となります。
具体的には、１２Ｈ－０１Ｈ＝１１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－０３Ｈ＝０ＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
１２Ｈ－０ＦＨ＝０３Ｈでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
１２Ｈ－１０Ｈ＝０２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－１１Ｈ＝０１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－１２Ｈ＝００Ｈでは、Ｚ＝１、ＤＣ＝１、Ｃ＝１
１２Ｈ－１３Ｈ＝ＦＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０ （Ｄボロー発生）
１２Ｈ－４５Ｈ＝ＣＤＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０ （Ｄボロー発生）
１２Ｈ－Ｄ０Ｈ＝４２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０
３８Ｈ－１ＡＨ＝１ＥＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
３８Ｈ－４１Ｈ＝Ｆ７Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０
この演算によるＤＣフラグの挙動を見ていると、上位４ｂｉｔは見ていないと思われますが・・・
（シミュレータによるＡＤＤＷＦおよびＳＵＢＷＦ演算とその時のＳＴＡＴＵＳレジスタ確認）
ｂｉｔ０ Ｃ キャリーフラグ ちょっと面倒なフラグで、他の命令とも絡みます。
演算（加算・減算）の場合
８ビット単位の加算の結果、桁上がり（キャリー）が発生すると、Ｃ＝１ 桁上がりが発生しないと、Ｃ＝０
８ビット単位の減算の結果、桁下がり（ボロー）が発生すると、Ｃ＝０ 桁下がりが発生しないと、Ｃ＝１
ロジカル・シフト命令の場合（日本語マニュアル Ｐ３３５）
ＬＳＬＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ７の内容がＣフラグの内容となる 旧Ｃフラグの内容は破棄される
ＬＳＲＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ０の内容がＣフラグの内容となる 旧Ｃフラグの内容は破棄される
ローテート命令の場合（日本語マニュアル Ｐ３３８、Ｐ３３９）
ＲＬＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ７の内容がＣフラグへ、
旧Ｃフラグの内容はレジスタのｂｉｔ０の内容となる
ＲＲＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ０の内容がＣフラグへ、
旧Ｃフラグの内容はレジスタのｂｉｔ７の内容となる
その他Ｃフラグが影響する命令
ＡＳＲＦ、ＡＤＤＷＦＣ、ＳＵＢＷＦＢ
演算詳細はここでは割愛します。
これは当局も犯した経験がありますが、ＩＮＣＦあるいはＤＥＣＦ命令等の場合、
Ｚフラグは反応しますがＤＣフラグおよびＣフラグは反応しません
（３）ＢＳＲ ＢＳＲレジスタ
レジスタＲＡＭエリア（データＲＡＭエリア）は１２８バイトのアドレスを持つ領域です。
そして、アドレス先頭順に、下記の様に配列しています。
０００Ｈ～００ＢＨ コアレジスタ領域
００ＣＨ～０１ＦＨ ＳＦＲ（特殊機能レジスタ）領域
０２０Ｈ～０６ＦＨ ＧＰＲ（汎用データＲＡＭ）領域
０７０Ｈ～０７ＦＨ 共通ＲＡＭ領域
そして上記のレジスタＲＡＭ領域は、同様の構造の領域が３２バンク存在します。
レジスタＲＡＭ領域へのＰＩＣアクセス命令のアドレス指定部分はｂｉｔ０～ｂｉｔ６の７ｂｉｔ幅しかありません。
つまり、１命令コードでは００Ｈ～７ＦＨまでのアクセスになります。
そのため、ＢＳＲレジスタでｂｉｔ７よりｂｉｔ１１までの上部５ｂｉｔを補完します。
すなわち、レジスタＲＡＭ領域のバンク切り替えを行うレジスタがＢＳＲレジスタと言う事になります。
これにより、レジスタＲＡＭ領域は、０００Ｈ～ＦＦＦＨまでのアドレスをアクセス可能となっています。
ＢＳＲレジスタへのアクセス方法（例としてバンク２にする）
①
ＭＯＶＬＷ ０２Ｈ Ｗレジスタに０２Ｈを書き込む
ＭＯＶＷＦ ＢＳＲ ＢＳＲレジスタに転送
②
ＭＯＶＬＢ ０２Ｈ ＢＳＲレジスタに０２Ｈを転送
（４）ＰＣＬとＰＣＬＡＴＨ 日本語マニュアル Ｐ４２ ３－３
詳細はマニュアルの解説を読んでください
ここでは最低限の使用方法を記します
１）ＣＡＬＬ命令とＧＯＴＯ命令
ＰＩＣ命令コードのジャンプ系、ＣＡＬＬとＧＯＴＯですが、命令コード内のジャンプ先アドレス指定ｂｉｔ幅は１１ｂｉｔの２Ｋワードです。
すなわち、００００Ｈ～０７ＦＦＨのアドレス指定となります。
ＰＣ（プログラムカウンタ）は１５ｂｉｔ幅で３２Ｋワード、００００Ｈ～７ＦＦＦＨまでのアドレスを認識します。
（ＰＩＣ１６Ｆ１７０５は０００Ｈ～１ＦＦＦＨまでの４ページ８Ｋワード）
そのため、ＰＣＬＡＴＨレジスタから不足分の４ｂｉｔを補完して１５ｂｉｔ幅にします。
ＰＣは下位８ｂｉｔのＰＣＬと、上位７ｂｉｔのＰＣＨで構成され、ＰＣＬは直接アクセス可能です。
ＰＣＨはＰＣＬ書き込み時にＰＣＬＡＴＨレジスタ（ｂｉｔ０－ｂｉｔ７）のｂｉｔ３－ｂｉｔ６から４ｂｉｔ分を間接的にロードされます。
この４ｂｉｔ分はプログラムメモリのバンク指定と言う事になります。
よって、０８００Ｈ以降のアドレスに存在するサブルーチンを呼び出すには、
ＰＣＬＡＴＨを使用して、バンクを指定してから、ＣＡＬＬすると言う事になります。
ＲＥＴＵＲＮ命令でＣＡＬＬしたアドレスには自力で戻ってきますが、ＣＡＬＬ時に切り替えたバンクは切り替わったままとなっています。
よって、ＣＡＬＬ命令の直後にＰＣＬＡＴＨを元に戻す必要があります。
例１） ページ２のアドレスに存在するサブルーチン「ＳＵＢ０１」をページ０のメインルーチンから呼び出す
ＭＯＶＬＰ ０１０Ｈ ；ページ２→ ２×（２×２×２） ←カッコ内は左へ３ビットシフトするため
ＣＡＬＬ ＳＵＢ０１
ＣＬＲＦ ＰＣＬＡＴＨ ；ページ０
例２） 例１と同じ事をアッセンブラ疑似命令を使用して行う
ＭＯＶＬＷ ＨＩＧＨ ＳＵＢ０１ ；これだとサブルーチンの存在ページを計算しないので楽
ＭＯＶＷＦ ＰＣＬＡＴＨ
ＣＡＬＬ ＳＵＢ０１
ＣＬＲＦ ＰＣＬＡＴＨ
以上より、ページ０にはメインルーチン、割込みルーチン、サブルーチンを配置
ページ１以降は基本的に固定データ、やむを得ない場合にサブルーチンも配置
と言った使い方になると思います。
２）ＢＲＡ命令とプログラムカウンタ 日本語マニュアル Ｐ３３２
ＰＩＣの命令コードの分岐系ですが、割と使いやすい命令です。
ＢＲＡ命令コードの相対ジャンプ指定ｂｉｔ幅は符号付の９ｂｉｔです。
ＢＲＡ命令コードの存在アドレスは基本的に制限がない
３）ＢＲＷ命令とプログラムカウンタ 日本語マニュアル Ｐ３３２
ＰＩＣの命令コードの分岐系ですが、使いやすい命令です。
ＢＲＷ命令コードの相対ジャンプ指定ｂｉｔ幅は符号無の８ｂｉｔで、前進あるのみです。
ＢＲＷ命令コードの存在アドレスは基本的に制限がない
この命令はＰＣ（プログラムカウンタ）にＷレジスタの内容が加算されます。
これはプログラムエリアに於いて、２５６バイトまでの小データテーブルを構成するのに最適な命令です
この命令コードの後にＲＥＴＬＷ命令を並べるだけです。
（日本語マニュアル Ｐ２２ ３－１－１－１ ＲＥＴＬＷ命令 参照）
当局もこの方法は良く使用します。
（５）ＦＳＲとＩＮＤＦ 日本語マニュアル Ｐ２３ 間接アドレッシング
８ＫＷのＰＩＣ１６Ｆ１７０５のプログラムエリアに、広いデータテーブルを構成するのに有効な命令です。
ＦＳＲは１６ｂｉｔのレジスタで６４Ｋバイトのアドレッシングが可能です。 （日本語マニュアル Ｐ４６ 図３－８参照）
ＦＳＲは２個あり、ＦＳＲ０とＦＳＲ１となり、それぞれＦＳＲ０ＬとＦＳＲ０Ｈ、ＦＳＲ１ＬとＦＳＲ１Ｈとに分かれます。
ＦＳＲｎＬレジスタとＦＳＲｎＨレジスタにアクセスしたいアドレスを書き込みます。
そして、アクセスウインドウであるＩＮＤＦｎレジスタを通して間接的に８ｂｉｔデータを読み書きします。
ただし、プログラムエリアは読込のみとなります。
１）プログラムエリアへのアクセス
プログラムエリア、００００Ｈ～７ＦＦＦＨはＦＳＲでは８０００Ｈ～ＦＦＦＦＨとしてアドレッシングします。
プログラムエリアは１アドレス１４ｂｉｔですが、読込は下位８ｂｉｔのみ可能で、データとして扱います。
プログラムエリアへの書き込みは、アッセンブラのＤＴあるいはＤＷ疑似命令等、
８ｂｉｔデータを１４ｂｉｔで書き込める命令を使います。
例１）
ＭＯＶＬＷ ＨＩＧＨ ＴＢＬ０１ ラベルの上位８ｂｉｔアドレス
ＭＯＶＷＦ ＦＳＲ１Ｈ
ＭＯＶＬＷ ＬＯＷ ＴＢＬ０１ ラベルの下位８ｂｉｔアドレス
ＭＯＶＷＦ ＦＳＲ１Ｌ
ＭＯＶＩＷ ＦＳＲ０＋＋ （ＩＮＤＦ０）→Ｗｒｅｇ、ＦＳＲ０ポストインクリメント
ＣＡＬＬ ＰＵＴＷ ＬＣＤにＷｒｅｇのデータを表示
・
・
ＴＢＬ０１ データテーブルのラベル（アドレス）
ＤＴ ”ＪＡ０ＱＯＮ”
ＤＷ ００Ｈ
（６）ＩＮＴＣＯＮレジスタ 日本語マニュアル Ｐ９３ ８－５－１ ＩＮＴＣＯＮレジスタ
割込み制御の重要なレジスタで、全体的な割込みＯＮ／ＯＦＦをします。
割込み源個別制御やフラグはそれぞれの対応レジスタで行います。
ここでは代表的なタイマ０（ＴＩＭＥＲ０）の基本的な扱い方を記載します。
ＩＮＴＣＯＮレジスタ
ｂｉｔ７ ＧＩＥ：グローバル割込みイネーブルビット
１＝すべてのアクティブな割込みを有効にする
０＝すべての割込みを無効にする
ｂｉｔ６ ＰＥＩＥ：周辺モジュール割込みイネーブルビット
１＝すべてのアクティブな周辺モジュール割込みを有効にする
０＝すべての周辺モジュール割込みを無効にする
ｂｉｔ５ ＴＭＲ０ＩＥ：Ｔｉｍｅｒ０オーバーフロー割込みイネーブルビット
１＝Ｔｉｍｅｒ０割込み有効
０＝Ｔｉｍｅｒ０割込み無効
ｂｉｔ４ ＩＮＴＥ：外部割込みイネーブルビット
１＝すべてのアクティブな外部割込みを有効にする
０＝すべての外部割込みを無効にする
ｂｉｔ３ ＩＯＣＩＥ：状態変化割込みイネーブルビット
１＝すべてのアクティブな状態変化割込みを有効にする
０＝すべての状態変化割込みを無効にする
ｂｉｔ２ ＴＭＲ０ＩＦ：Ｔｉｍｅｒ０オーバーフロー割込みフラグ
１＝ＴＭＲ０レジスタがオーバーフローした
０＝ＴＭＲ０レジスタがオーバーフローしていない
ｂｉｔ１ ＩＮＴＦ：外部割込みフラグ
１＝ＩＮＴ外部割込みが発生した
０＝ＩＮＴ外部割込みが発生していない
ｂｉｔ０ ＩＯＣＩＦ：状態変化割込みフラグ
１＝状態変化割込みピンの少なくとも１つの状態が変化した
０＝状態変化割込みピンの状態は変化していない
１）タイマ０（ＴＩＭＥＲ０）モジュール 日本語マニュアル Ｐ１７５
まず、日本語マニュアルＰ１７５ 図２０－１ Ｔｉｍｅｒ０ブロック図を参照してください。
タイマ０のその本体はＴＭＲ０と言う８ｂｉｔのレジスタで、指定のクロック源でアップカウントしていきます。
ＴＭＲ０がオーバーフローすると、フラグ（ＴＭＲ０ＩＦ）をセットして、また０からカウント始めます
クロック源はインストラクションクロック（ＦＯＳＣ／４）やＴ０ＣＫＩピン、他から入力するパルスをカウントします。
これに８ｂｉｔのプリスケーラを接続する事が出来ます。
ＯＰＴＩＯＮレジスタ
ｂｉｔ７ ／ＷＰＵＥＮ：弱プルアップイネーブルビット
１＝すべての弱プルアップ無効
０＝それぞれのポート設定に応じて弱プルアップ有効
ｂｉｔ６ ＩＮＴＥＤＧ：割込みエッジ選択ビット
１＝ＩＮＴピン立ち上がりエッジで割込み
０＝ＩＮＴピン立ち下がりエッジで割込み
ｂｉｔ５ ＴＭＲ０ＣＳ：Ｔｉｍｅｒ０クロック源選択ビット
１＝Ｔ０ＣＫＩピンの遷移
０＝インストラクションクロック（ＦＯＳＣ／４）
ｂｉｔ４ ＴＭＲ０ＳＥ：Ｔｉｍｅｒ０ソースエッジ選択ビット
１＝Ｔ０ＣＫＩピンのＨｉｇｈからＬｏｗへの遷移時にインクリメント
０＝Ｔ０ＣＫＩピンのＬｏｗからＨｉｇｈへの遷移時にインクリメント
ｂｉｔ３ ＰＳＡ：プリスケーラ割り当てビット
１＝プリスケーラをＴｉｍｅｒ０モジュールに割り当てない
０＝プリスケーラをＴｉｍｅｒ０モジュールに割り当てる
ｂｉｔ２－０ プリスケーラ比選択ビット
０００ １：２
００１ １：４
０１０ １：８
０１１ １：１６
１００ １：３２
１０１ １：６４
１１０ １：１２８
１１１ １：２５６
ａ）インタバル・タイマとして使う
①Ｔｉｍｅｒ０初期設定（ＯＰＴＩＯＮレジスタ）
ＴＭＲ０ＣＳ＝０：クロック源をインストラクションクロックにする
ＰＳＡ＝０：プリスケーラをタイマ０に割り当てる（必ずしも必要では無い）
プリスケーラ比設定
②割込み許可（ＩＮＴＣＯＮレジスタ）
ＴＭＲ０ＩＥ＝１：Ｔｉｍｅｒ０オーバーフロー割込み許可
ＧＩＥ＝０：全体割込み許可
③メインプログラム（メインループ）
必要な処理を何かし続ける
④割込み処理ルーチン
ＬＥＤを変調する等、必要な処理をする（時間短く）
Ｔｉｍｅｒ０リスタート処理
ＩＮＴＣＯＮ、ＴＭＲ０ＩＦフラグクリア
ＲＥＴＦＩＥ（割込み処理終了）
理解必須のコアレジスタはデータメモリのすべてのバンクの最初の１２バイト、１２種類存在します。
よって、バンクやアドレスを意識する事無くアクセス可能です。
その中でもＷレジスタおよびＳＴＡＴＵＳレジスタのフラグビット、これを理解しないとプログラムは作成できません、と言う位重要です。
（１）ＷＲＥＧ Ｗレジスタ
ＣＰＵ直属のメモリと言った感じで、ソースリストの数行に一度は出没する？と言われる程、使用頻度の最も高いレジスタです。
特に演算やデータ移動等ではＷｒｅｇを中心に行います。
例１)
ＭＯＶＬＷ ０ＣＨ Ｗレジスタに０ＣＨが入る
ＡＮＤＬＷ ０３０Ｈ 定数論理積 Ｗレジスタの内容 ＡＮＤ ３０Ｈ → Ｗレジスタに演算結果の０が入る
例２)
ＭＯＶＬＷ ０３０Ｈ Ｗレジスタに３０Ｈが入る
ＭＯＶＷＦ ＷＲＫ０ 変数「ＷＲＫ０」に３０Ｈが入る
ＭＯＶＬＷ ０ＣＨ ＷレジスタにＣＨが入る
ＡＤＤＷＦ ＷＲＫ０，Ｆ Ｗ＋ＷＲＫ０ の加算が行われ、その結果が「ＷＲＫ０｝に入り、ＷＲＫ０＝３ＣＨとなる
例３)
－
ＣＡＬＬ ＴＡＢＬＥ
ＣＡＬＬ ＰＵＴＷ ；Ｗレジスタ内のアスキーコードをＬＣＤに表示
－
－
ＴＡＢＬＥ
ＢＲＷ ＰＣ（プログラムカウンタ）＝ＰＣ＋Ｗレジスタの数値
ＲＥＴＬＷ ’Ａ’ ；Ｗ＝０の時、Ｗ＝４１Ｈとなりリターンする
ＲＥＴＬＷ ’Ｂ’ ；Ｗ＝１の時、Ｗ＝４２Ｈとなりリターンする
ＲＥＴＬＷ ０４３Ｈ ；Ｗ＝３の時、Ｗ＝４３Ｈ
ＲＥＴＬＷ ０４４Ｈ ；Ｗ＝４の時、Ｗ＝４４Ｈ
ＲＥＴＬＷ ’ア’ ；Ｗ＝５の時、Ｗ＝Ｂ１Ｈ
（２）ＳＴＡＴＵＳ ステータスレジスタ 日本語マニュアル Ｐ２４参照
重要なレジスタのですが、理解必須なのは、その内の下位３ビットですので、大丈夫です。
ｂｉｔ２ Ｚ ゼロビットフラグ 演算はＷレジスタとＲＡＭレジスタ、Ｗレジスタと直接数値等が対象となります。
演算とは、加算（ＡＤＤ）・減算（ＳＵＢ）・論理演算（ＡＮＤ等）がありますが、ＭＯＶＦ等の移動命令でも発動します。
演算の結果がゼロの場合［１］となり、演算の結果がゼロで無いなら、［０］となります。
ｂｉｔ１ ＤＣ デジット･キャリーフラグ マニュアル参照・・・ （定義が良く解らないので、超なげやり） (^_^;)
加算の結果、下位４ｂｉｔの数値が桁上がりした場合、ＤＣ＝１（Ｄキャリー発生）となります
具体的には、０９Ｈ＋０６Ｈ＝０ＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
０９Ｈ＋０７Ｈ＝１０Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０ （Ｄキャリー発生）
０９Ｈ＋Ｆ６Ｈ＝ＦＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
０９Ｈ＋Ｆ７Ｈ＝１００Ｈでは、Ｚ＝１、ＤＣ＝１、Ｃ＝１ （Ｄキャリー発生）
０９Ｈ＋Ｆ８Ｈ＝１０１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１ （Ｄキャリー発生）
０５Ｈ＋Ｆ８Ｈ＝ＦＤＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０
３９Ｈ＋１９Ｈ＝５２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０ （Ｄキャリー発生）
３９Ｈ＋Ｆ１Ｈ＝２ＡＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１
減算の結果、下位４ｂｉｔの数値が桁下がりした場合、ＤＣ＝０（Ｄボロー発生）となります。
具体的には、１２Ｈ－０１Ｈ＝１１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－０３Ｈ＝０ＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
１２Ｈ－０ＦＨ＝０３Ｈでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
１２Ｈ－１０Ｈ＝０２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－１１Ｈ＝０１Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝１
１２Ｈ－１２Ｈ＝００Ｈでは、Ｚ＝１、ＤＣ＝１、Ｃ＝１
１２Ｈ－１３Ｈ＝ＦＦＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０ （Ｄボロー発生）
１２Ｈ－４５Ｈ＝ＣＤＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝０ （Ｄボロー発生）
１２Ｈ－Ｄ０Ｈ＝４２Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０
３８Ｈ－１ＡＨ＝１ＥＨでは、Ｚ＝０、ＤＣ＝０、Ｃ＝１ （Ｄボロー発生）
３８Ｈ－４１Ｈ＝Ｆ７Ｈでは、Ｚ＝０、ＤＣ＝１、Ｃ＝０
この演算によるＤＣフラグの挙動を見ていると、上位４ｂｉｔは見ていないと思われますが・・・
（シミュレータによるＡＤＤＷＦおよびＳＵＢＷＦ演算とその時のＳＴＡＴＵＳレジスタ確認）
ｂｉｔ０ Ｃ キャリーフラグ ちょっと面倒なフラグで、他の命令とも絡みます。
演算（加算・減算）の場合
８ビット単位の加算の結果、桁上がり（キャリー）が発生すると、Ｃ＝１ 桁上がりが発生しないと、Ｃ＝０
８ビット単位の減算の結果、桁下がり（ボロー）が発生すると、Ｃ＝０ 桁下がりが発生しないと、Ｃ＝１
ロジカル・シフト命令の場合（日本語マニュアル Ｐ３３５）
ＬＳＬＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ７の内容がＣフラグの内容となる 旧Ｃフラグの内容は破棄される
ＬＳＲＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ０の内容がＣフラグの内容となる 旧Ｃフラグの内容は破棄される
ローテート命令の場合（日本語マニュアル Ｐ３３８、Ｐ３３９）
ＲＬＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ７の内容がＣフラグへ、
旧Ｃフラグの内容はレジスタのｂｉｔ０の内容となる
ＲＲＦ命令の結果、操作ＲＡＭレジスタのｂｉｔ０の内容がＣフラグへ、
旧Ｃフラグの内容はレジスタのｂｉｔ７の内容となる
その他Ｃフラグが影響する命令
ＡＳＲＦ、ＡＤＤＷＦＣ、ＳＵＢＷＦＢ
演算詳細はここでは割愛します。
これは当局も犯した経験がありますが、ＩＮＣＦあるいはＤＥＣＦ命令等の場合、
Ｚフラグは反応しますがＤＣフラグおよびＣフラグは反応しません
（３）ＢＳＲ ＢＳＲレジスタ
レジスタＲＡＭエリア（データＲＡＭエリア）は１２８バイトのアドレスを持つ領域です。
そして、アドレス先頭順に、下記の様に配列しています。
０００Ｈ～００ＢＨ コアレジスタ領域
００ＣＨ～０１ＦＨ ＳＦＲ（特殊機能レジスタ）領域
０２０Ｈ～０６ＦＨ ＧＰＲ（汎用データＲＡＭ）領域
０７０Ｈ～０７ＦＨ 共通ＲＡＭ領域
そして上記のレジスタＲＡＭ領域は、同様の構造の領域が３２バンク存在します。
レジスタＲＡＭ領域へのＰＩＣアクセス命令のアドレス指定部分はｂｉｔ０～ｂｉｔ６の７ｂｉｔ幅しかありません。
つまり、１命令コードでは００Ｈ～７ＦＨまでのアクセスになります。
そのため、ＢＳＲレジスタでｂｉｔ７よりｂｉｔ１１までの上部５ｂｉｔを補完します。
すなわち、レジスタＲＡＭ領域のバンク切り替えを行うレジスタがＢＳＲレジスタと言う事になります。
これにより、レジスタＲＡＭ領域は、０００Ｈ～ＦＦＦＨまでのアドレスをアクセス可能となっています。
ＢＳＲレジスタへのアクセス方法（例としてバンク２にする）
①
ＭＯＶＬＷ ０２Ｈ Ｗレジスタに０２Ｈを書き込む
ＭＯＶＷＦ ＢＳＲ ＢＳＲレジスタに転送
②
ＭＯＶＬＢ ０２Ｈ ＢＳＲレジスタに０２Ｈを転送
（４）ＰＣＬとＰＣＬＡＴＨ 日本語マニュアル Ｐ４２ ３－３
詳細はマニュアルの解説を読んでください
ここでは最低限の使用方法を記します
１）ＣＡＬＬ命令とＧＯＴＯ命令
ＰＩＣ命令コードのジャンプ系、ＣＡＬＬとＧＯＴＯですが、命令コード内のジャンプ先アドレス指定ｂｉｔ幅は１１ｂｉｔの２Ｋワードです。
すなわち、００００Ｈ～０７ＦＦＨのアドレス指定となります。
ＰＣ（プログラムカウンタ）は１５ｂｉｔ幅で３２Ｋワード、００００Ｈ～７ＦＦＦＨまでのアドレスを認識します。
（ＰＩＣ１６Ｆ１７０５は０００Ｈ～１ＦＦＦＨまでの４ページ８Ｋワード）
そのため、ＰＣＬＡＴＨレジスタから不足分の４ｂｉｔを補完して１５ｂｉｔ幅にします。
ＰＣは下位８ｂｉｔのＰＣＬと、上位７ｂｉｔのＰＣＨで構成され、ＰＣＬは直接アクセス可能です。
ＰＣＨはＰＣＬ書き込み時にＰＣＬＡＴＨレジスタ（ｂｉｔ０－ｂｉｔ７）のｂｉｔ３－ｂｉｔ６から４ｂｉｔ分を間接的にロードされます。
この４ｂｉｔ分はプログラムメモリのバンク指定と言う事になります。
よって、０８００Ｈ以降のアドレスに存在するサブルーチンを呼び出すには、
ＰＣＬＡＴＨを使用して、バンクを指定してから、ＣＡＬＬすると言う事になります。
ＲＥＴＵＲＮ命令でＣＡＬＬしたアドレスには自力で戻ってきますが、ＣＡＬＬ時に切り替えたバンクは切り替わったままとなっています。
よって、ＣＡＬＬ命令の直後にＰＣＬＡＴＨを元に戻す必要があります。
例１） ページ２のアドレスに存在するサブルーチン「ＳＵＢ０１」をページ０のメインルーチンから呼び出す
ＭＯＶＬＰ ０１０Ｈ ；ページ２→ ２×（２×２×２） ←カッコ内は左へ３ビットシフトするため
ＣＡＬＬ ＳＵＢ０１
ＣＬＲＦ ＰＣＬＡＴＨ ；ページ０
例２） 例１と同じ事をアッセンブラ疑似命令を使用して行う
ＭＯＶＬＷ ＨＩＧＨ ＳＵＢ０１ ；これだとサブルーチンの存在ページを計算しないので楽
ＭＯＶＷＦ ＰＣＬＡＴＨ
ＣＡＬＬ ＳＵＢ０１
ＣＬＲＦ ＰＣＬＡＴＨ
以上より、ページ０にはメインルーチン、割込みルーチン、サブルーチンを配置
ページ１以降は基本的に固定データ、やむを得ない場合にサブルーチンも配置
と言った使い方になると思います。
２）ＢＲＡ命令とプログラムカウンタ 日本語マニュアル Ｐ３３２
ＰＩＣの命令コードの分岐系ですが、割と使いやすい命令です。
ＢＲＡ命令コードの相対ジャンプ指定ｂｉｔ幅は符号付の９ｂｉｔです。
ＢＲＡ命令コードの存在アドレスは基本的に制限がない
３）ＢＲＷ命令とプログラムカウンタ 日本語マニュアル Ｐ３３２
ＰＩＣの命令コードの分岐系ですが、使いやすい命令です。
ＢＲＷ命令コードの相対ジャンプ指定ｂｉｔ幅は符号無の８ｂｉｔで、前進あるのみです。
ＢＲＷ命令コードの存在アドレスは基本的に制限がない
この命令はＰＣ（プログラムカウンタ）にＷレジスタの内容が加算されます。
これはプログラムエリアに於いて、２５６バイトまでの小データテーブルを構成するのに最適な命令です
この命令コードの後にＲＥＴＬＷ命令を並べるだけです。
（日本語マニュアル Ｐ２２ ３－１－１－１ ＲＥＴＬＷ命令 参照）
当局もこの方法は良く使用します。
（５）ＦＳＲとＩＮＤＦ 日本語マニュアル Ｐ２３ 間接アドレッシング
８ＫＷのＰＩＣ１６Ｆ１７０５のプログラムエリアに、広いデータテーブルを構成するのに有効な命令です。
ＦＳＲは１６ｂｉｔのレジスタで６４Ｋバイトのアドレッシングが可能です。 （日本語マニュアル Ｐ４６ 図３－８参照）
ＦＳＲは２個あり、ＦＳＲ０とＦＳＲ１となり、それぞれＦＳＲ０ＬとＦＳＲ０Ｈ、ＦＳＲ１ＬとＦＳＲ１Ｈとに分かれます。
ＦＳＲｎＬレジスタとＦＳＲｎＨレジスタにアクセスしたいアドレスを書き込みます。
そして、アクセスウインドウであるＩＮＤＦｎレジスタを通して間接的に８ｂｉｔデータを読み書きします。
ただし、プログラムエリアは読込のみとなります。
１）プログラムエリアへのアクセス
プログラムエリア、００００Ｈ～７ＦＦＦＨはＦＳＲでは８０００Ｈ～ＦＦＦＦＨとしてアドレッシングします。
プログラムエリアは１アドレス１４ｂｉｔですが、読込は下位８ｂｉｔのみ可能で、データとして扱います。
プログラムエリアへの書き込みは、アッセンブラのＤＴあるいはＤＷ疑似命令等、
８ｂｉｔデータを１４ｂｉｔで書き込める命令を使います。
例１）
ＭＯＶＬＷ ＨＩＧＨ ＴＢＬ０１ ラベルの上位８ｂｉｔアドレス
ＭＯＶＷＦ ＦＳＲ１Ｈ
ＭＯＶＬＷ ＬＯＷ ＴＢＬ０１ ラベルの下位８ｂｉｔアドレス
ＭＯＶＷＦ ＦＳＲ１Ｌ
ＭＯＶＩＷ ＦＳＲ０＋＋ （ＩＮＤＦ０）→Ｗｒｅｇ、ＦＳＲ０ポストインクリメント
ＣＡＬＬ ＰＵＴＷ ＬＣＤにＷｒｅｇのデータを表示
・
・
ＴＢＬ０１ データテーブルのラベル（アドレス）
ＤＴ ”ＪＡ０ＱＯＮ”
ＤＷ ００Ｈ
（６）ＩＮＴＣＯＮレジスタ 日本語マニュアル Ｐ９３ ８－５－１ ＩＮＴＣＯＮレジスタ
割込み制御の重要なレジスタで、全体的な割込みＯＮ／ＯＦＦをします。
割込み源個別制御やフラグはそれぞれの対応レジスタで行います。
ここでは代表的なタイマ０（ＴＩＭＥＲ０）の基本的な扱い方を記載します。
ＩＮＴＣＯＮレジスタ
ｂｉｔ７ ＧＩＥ：グローバル割込みイネーブルビット
１＝すべてのアクティブな割込みを有効にする
０＝すべての割込みを無効にする
ｂｉｔ６ ＰＥＩＥ：周辺モジュール割込みイネーブルビット
１＝すべてのアクティブな周辺モジュール割込みを有効にする
０＝すべての周辺モジュール割込みを無効にする
ｂｉｔ５ ＴＭＲ０ＩＥ：Ｔｉｍｅｒ０オーバーフロー割込みイネーブルビット
１＝Ｔｉｍｅｒ０割込み有効
０＝Ｔｉｍｅｒ０割込み無効
ｂｉｔ４ ＩＮＴＥ：外部割込みイネーブルビット
１＝すべてのアクティブな外部割込みを有効にする
０＝すべての外部割込みを無効にする
ｂｉｔ３ ＩＯＣＩＥ：状態変化割込みイネーブルビット
１＝すべてのアクティブな状態変化割込みを有効にする
０＝すべての状態変化割込みを無効にする
ｂｉｔ２ ＴＭＲ０ＩＦ：Ｔｉｍｅｒ０オーバーフロー割込みフラグ
１＝ＴＭＲ０レジスタがオーバーフローした
０＝ＴＭＲ０レジスタがオーバーフローしていない
ｂｉｔ１ ＩＮＴＦ：外部割込みフラグ
１＝ＩＮＴ外部割込みが発生した
０＝ＩＮＴ外部割込みが発生していない
ｂｉｔ０ ＩＯＣＩＦ：状態変化割込みフラグ
１＝状態変化割込みピンの少なくとも１つの状態が変化した
０＝状態変化割込みピンの状態は変化していない
１）タイマ０（ＴＩＭＥＲ０）モジュール 日本語マニュアル Ｐ１７５
まず、日本語マニュアルＰ１７５ 図２０－１ Ｔｉｍｅｒ０ブロック図を参照してください。
タイマ０のその本体はＴＭＲ０と言う８ｂｉｔのレジスタで、指定のクロック源でアップカウントしていきます。
ＴＭＲ０がオーバーフローすると、フラグ（ＴＭＲ０ＩＦ）をセットして、また０からカウント始めます
クロック源はインストラクションクロック（ＦＯＳＣ／４）やＴ０ＣＫＩピン、他から入力するパルスをカウントします。
これに８ｂｉｔのプリスケーラを接続する事が出来ます。
ＯＰＴＩＯＮレジスタ
ｂｉｔ７ ／ＷＰＵＥＮ：弱プルアップイネーブルビット
１＝すべての弱プルアップ無効
０＝それぞれのポート設定に応じて弱プルアップ有効
ｂｉｔ６ ＩＮＴＥＤＧ：割込みエッジ選択ビット
１＝ＩＮＴピン立ち上がりエッジで割込み
０＝ＩＮＴピン立ち下がりエッジで割込み
ｂｉｔ５ ＴＭＲ０ＣＳ：Ｔｉｍｅｒ０クロック源選択ビット
１＝Ｔ０ＣＫＩピンの遷移
０＝インストラクションクロック（ＦＯＳＣ／４）
ｂｉｔ４ ＴＭＲ０ＳＥ：Ｔｉｍｅｒ０ソースエッジ選択ビット
１＝Ｔ０ＣＫＩピンのＨｉｇｈからＬｏｗへの遷移時にインクリメント
０＝Ｔ０ＣＫＩピンのＬｏｗからＨｉｇｈへの遷移時にインクリメント
ｂｉｔ３ ＰＳＡ：プリスケーラ割り当てビット
１＝プリスケーラをＴｉｍｅｒ０モジュールに割り当てない
０＝プリスケーラをＴｉｍｅｒ０モジュールに割り当てる
ｂｉｔ２－０ プリスケーラ比選択ビット
０００ １：２
００１ １：４
０１０ １：８
０１１ １：１６
１００ １：３２
１０１ １：６４
１１０ １：１２８
１１１ １：２５６
ａ）インタバル・タイマとして使う
①Ｔｉｍｅｒ０初期設定（ＯＰＴＩＯＮレジスタ）
ＴＭＲ０ＣＳ＝０：クロック源をインストラクションクロックにする
ＰＳＡ＝０：プリスケーラをタイマ０に割り当てる（必ずしも必要では無い）
プリスケーラ比設定
②割込み許可（ＩＮＴＣＯＮレジスタ）
ＴＭＲ０ＩＥ＝１：Ｔｉｍｅｒ０オーバーフロー割込み許可
ＧＩＥ＝０：全体割込み許可
③メインプログラム（メインループ）
必要な処理を何かし続ける
④割込み処理ルーチン
ＬＥＤを変調する等、必要な処理をする（時間短く）
Ｔｉｍｅｒ０リスタート処理
ＩＮＴＣＯＮ、ＴＭＲ０ＩＦフラグクリア
ＲＥＴＦＩＥ（割込み処理終了）
実験・製作の記録TOPへ戻る